DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

02924983 **Image available**

PHOTOELECTRIC CONVERTER STORAGE CONTROLLER CONTROLLING STORAGE AND OPERATION OF SAID CONVERTER

PUB. NO.:

01-222583 [**J** P 1222583 A] September 05, 1989 (19890905)

PUBLISHED: INVENTOR(s):

ISHIZAKI AKIRA SUZUKI KENJI

SUDA YASUO OTAKA KEIJI

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

FILED:

63-047644 [JP 8847644] March 02, 1988 (19880302)

INTL CLASS:

[4] H04N-005/335; G02B-007/11; H04N-005/232

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL:


Section: E, Section No. 854, Vol. 13, No. 541, Pg. 90,

December 05, 1989 (19891205)

ABSTRACT

PURPOSE: To eliminate a DC component even in an object with low contrast and to obtain a sharp signal by detecting a maximum value and a minimum value of a storage signal during storage time of a photoelectric conversion element array and controlling the storage time so as to make the difference of the both constant thereby applying A/D conversion between the two values.

CONSTITUTION: A means 107 detecting the maximum value and the minimum value of the storage signal is provided while a photoelectric conversion cell 101 makes storage operation and the storage operation is finished when the difference between the maximum value and the minimum value of the storage signal reaches a prescribed level. Thus, the storage time is controlled so as to make the difference between the light part and the dark part of the object pattern constant, then only a characteristic part of the pattern is subject to A/D conversion, then a sharp signal is obtained independently of contrast.



DIALOG(R) Fide 345: Inpadoc/Fam. & Legal Stat (c) 2000 EPO. All rts. reserv.

8881144

Basic Patent (No, Kind, Date): JP 1222583 A2 890905 <No. of Patents: 001>

Patent Family:

Patent No Kind Date
JP 1222583 A2 890905

Applic No Kind Date
JP 8847644 A 880302 (BASIC)

Priority Data (No, Kind, Date): JP 8847644 A 880302

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 1222583 A2 890905

PHOTOELECTRIC CONVERTER AND STORAGE CONTROLLER CONTROLLING STORAGE OPERATION OF SAID CONVERTER (English)

Patent Assignee: CANON KK

Author (Inventor): ISHIZAKI AKIRA; SUZUKI KENJI; SUDA YASUO; OTAKA KEIJI

Priority (No, Kind, Date): JP 8847644 A 880302 Applic (No, Kind, Date): JP 8847644 A 880302

IPC: * H04N-005/335; G02B-007/11; H04N-005/232

Derwent WPI Acc No: ; G 89-298505 JAPIO Reference No: ; 130541E000090 Language of Document: Japanese

DIALOG(R) File 351: DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

008033393 **Image available**
WPI Acc No: 89-298505/198941

Photoelectric converter for camera focus detection - has circuit for detecting minimum and maximum photoelectric converter cell outputs NoAbstract Dwg 1/14

Patent Assignee: CANON KK (CANO)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week
JP 1222583 A 19890905 JP 8847644 A 19880302 198941 B

Priority Applications (No Type Date): JP 8847644 A 19880302 Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent JP 1222583 A 11

Title Terms: PHOTOELECTRIC; CONVERTER; CAMERA; FOCUS; DETECT; CIRCUIT; DETECT; MINIMUM; MAXIMUM; PHOTOELECTRIC; CONVERTER; CELL; OUTPUT; NOABSTRACT

Derwent Class: P81; W04

International Patent Class (Additional): G02B-007/11; H04N-005/33

File Segment: EPI; EngPI

BEST AVAILABLE COPY

19 日本国特許庁(JP)

⑩特許出願公開

[®] 公 開 特 許 公 報 (A) 平1-222583

30 Int. Cl. 4

" ¥-

識別配号

庁内整理番号

@公開 平成1年(1989)9月5日

H 04 N G 02 B

5/335 7/11 5/232

Q-8420-5C

-7403-2H -8121-5C審査請求 未請求 請求項の数 6 (全11頁)

60発明の名称

H 04 N

光電変換装置並びに該装置の蓄積動作を制御する蓄積制御装置

②特 願 昭63-47644

嵩暗

223出 顧 昭63(1988) 3月2日

@発 明 者 崎 石

明

神奈川県川崎市高津区下野毛770番地 キヤノン株式会社 玉川事業所内

@発 明 者 鈴 木 鎌 神奈川県川崎市高津区下野毛770番地 キヤノン株式会社

玉川事業所内

@発 眀 者 須 - 6 **⊞** 康 夫 神奈川県川崎市高津区下野毛770番地 キヤノン株式会社

玉川事業所内

@発 明 者 大 髙 圭 史

神奈川県川崎市高津区下野毛770番地 キャノン株式会社

玉川事業所内

@出 颠 人 キヤノン株式会社 個代

東京都大田区下丸子3丁目30番2号

弁理十 田北

1、発明の名称

理

光電変換装置並びに該装置の蓄積動作を削御す る書植制御装置

2. 特許請求の篠囲

(1) 光電変換された電荷を蓄積可能な複数の光 電変換セルを備えた光電変換装置において、最も 強い光の入射されている前記セルの書積信号のみ を出力する最大検出手段と、最も弱い光の入射さ れている前記セルの蓄積信号のみを出力する最小 検出手段とを備え、これら手段による検出を潜積 時間中に行うことを特徴とする光電変換装置。

(2)前記最大検出手段を、NPNまたはPNP のトランジスタ、あるいはpまたはnチャンネル 電界効果トランジスタを用いたエミッタフォロワ 回路、ソースフォロワ回路または差動回路のいず れかを含む回路で機成されていることを特徴とす る請求項(1)に記述の光電変換整置。

(3) 前記最小検出手段が、NPNまたはPNP のトランジスタ、あるいはnまたはpチャンネル 世界効果トランジスタを用いたエミッタフォロワ 回路、ソースフォロワ回路または差動回路のいず れかを含んで構成されていることを特徴とする語 水項(1)に記載の光電変換装置。

(4) 前記光電変換装置により出力される蓄積信 号の最大値と最小値の差と設定値を比較する比較 手段と、該手段の出力が反転したことをもって前 紀光電変換装置の蓄積動作を終了させる蓄積制御 手段とを具備することを特徴とする密積制御袋 贺.

(5) 前記蓄積信号の最大値または最小値を記憶 する記憶手段を設けたことを特徴とする請求項 (4)に記載の蓄積制御装置。

(6) 前記審積信号の最大値及び最小値に基づい て設定される動作レンジについてセンサ出力を A/D変換するA/D変換手段を設けたことを称 徴とする請求項(4)に記載の蓄積制御装置。

3. 発明の詳細な説明

【産業上の利用分野】

この発明は、カメラのパッシブ方式の焦点検出

装置等に用いられる光電変換装置及びその蓄積時間を制御する密積制御装置に関するものである。 [従来の技術]

従来、この種の装置として、例えば特開昭61-167916 号及び特開昭62-113468 号、特顧昭61-219668 号及び特顧昭62-27267号等がある。特開昭61-167916 号における構成は、光電変換案子アレイに入射する光量の平均値もしくは和信号に基づいて蓄積時間を制御するものである。また、後者の構成は、光電変換案子アレイの略最大値に基づいて蓄積時間を制御するものである。

いずれの構成も後段の信号処理を行いやすくするように、信号のレベルができるだけ一定になるような制御を行っている。後段における信号処理としては、遮光画素(オプティカルブラック)を 基準に増幅して A / D 変換を行ったのち、特開昭 58-142306 号、特開昭 59-107313 号、特開昭 60-101513 号あるいは特願昭 61-160824 号に開示されている演算を行う構成を採用することができる

の出力信号をとっている。

この発明は、上記従来技術の実状に鑑みてなされたもので、後処理の領算に寄与しない直流成分を除去し、低コントラスト被写体においても鮮明な信号が得られるようにした光電変換装置及び光電変換装置の書積動作を制御する書積制御装置を提供することを目的とする。

「課題を解決するための手段」

上記の目的を達成するために、本発明は、光電 変換セルが蓄積動作を行っている間に蓄積信号の 最大値 及び最小値を検出する手段を設けて光電 変換装置を構成したものである。

また、木発明の密積制御装置においては、光電 変換装置より出力される密積信号の最大値と最小 値との差が所定レベルに達したことをもって密積 動作を終了させるようにされている。

[作用]

上記のように構成することによって、 蓄積信号 の最大値と最小値との差が或る値以上になるとき に 潜積動作を終了させることにより、 被写体のパ ところで、前記の名構成を用いて合焦状態を判別する装置を構成するに際しては、被写体の輝度分布を光電センサアレイでサンプリングし、これを電気的に信号処理して合無状態を判別する。

[発明が解決しようとする220 項]

上記のような従来の光電変換装置及び光電変換装置の密接側御装置においては、遮光画素を基準に信号をA/D変換するため、低コントラスト(輝度分布の場所的変化が小さい場合)の被写体においては、被写体の特徴を示すパターン部よりも演算に寄与しない信号のDC(直流)分の方が圧倒的に多くなり、量子化エラーやノイズの影響を受けて演算の信頼性を低下させるという問題があった。

すなわち、第13図に示すように、センサアレイには、低コントラストの被写体の像信号が入射しているため、被写体の特徴パターンにDC分が 重畳した如き信号となり、前配のように信頼性を 低下させることになる。尚、第13図において は、権軸にセンサの名画案をとり、締軸は名画案

ターンの明部と暗部との差が一定になるように書 破時間を傾御できるため、パターンの特徴部分の みをA/D変換することにより、コントラストに かかわらず鮮明な信号を得ることができる。

[实施例]

第1図はこの発明の一実施例の主要構成を示す 回路図であり、第2図は第1図に示すマイクロコ ンピュータ104の処理を示すフローチャートで ある。また、第3図は光電変換案子アレイ101 の詳細構成を示す回路図である。

第1図において、101は蓄積動作中においてセンサアレイの最大値及び最小値を検出する最大最小検出回路107を備えた光電変換案子アレイ、102は光電変換アレイ101より出力される最大値と最小値の差を検出する差動増幅器102の出力電圧と基準電圧Vrerとを比較する比較器である。104はワンチップのマイクロコンピュータであり、比較器103のほか検述する配位回路105及び加算器106の出力を入力値号とすると共に、光電変

検案子101への制御信号の及び加算器106へのサンプルホールド信号SHを出力信号としている。マイクロコンピュータ104は、制御の中核となるCPUコア104a、CPUコア104aを動作させる為のプログラムが格納されたROM104b、データ及び演算結果等が記憶されるRAM104c、記憶回路105及び加算器106の各々より出力される参照電位Vェル及びVェルの間をA/D変換するA/D変換器104dより構成されている。105は光電変換案子レイ101の最小値出力Vェルを記憶する記憶回路105で記憶された最小値出力Vェルを記憶する記憶回路105で記憶された最小値出力に対し予め設定した基準電圧Vェーマを加算する加算器である。

A PARALLE

第2図はマイクロコンピュータ104の処理例 を示すフローチャートであり、サブルーチンの形 式で表現されている。

104dの参照電位Vriは画像信号出力の最小値 レベルであり、Vraは最大値レベルであるから、 A/D変換は最小値と最大値との間で行われるこ とになる。ST204の処理の終了の後は、メイ ンルーチンへ戻る。

第3図は光電変換装置としての光電変換案子アレイ101の等価回路を示すものである。1-1~1-1 1-a は 蓄積 タイプのフォトトランジスタアレイ (セル)であり、コレクタには共通の電額が接続され、制御電極領域(ベース)に光電変換された電荷を蓄積し、主電極領域(エミッタ)から読み出すことのできる構造を有するもので、その具体的内容は例えば特開昭62-128678 号、特顧昭61-219668 号、特顧昭61-168286 号、特顧昭61-219668 号、特顧昭61-219669 号等に詳細な記載がある。2-1~2-a はフォトトランジスタアレイ1を構成する各バイポーラトランジスタのベースをゆee が与えられたときに電额 V。に接続してリセットするための PMO Sスイッチ、3-nはバイポーラトランジスタの各エミッタに接

このリセット処理によって光電変換表子アレイ 101は、自動的に蓄積動作に入ることになる。 次に、比較器103より出力されるゆ。。。。がロー レベルからハイレベルに変化するのを待機する (ST202)。この φ comp信号は、最大値信号 Vanar と最小値信号Vain の差が基準電圧Veer に到達したか否かを示す信号であり、その値がハ イレベルになったことをもって基準電圧Vrer へ の到達を判定する。ST202はφcomのがハイレ ベルになったことをもってST203に移り、光 世変換案子アレイ101への蓄積を終了させるた - めにゅ。のパルスを光電変換案子アレイ101へ 送出する。何時に記憶回路105に対し信号SH を送出し、潜積終了時のVoin レベルを記憶させ る。次に、光電変換素子アレイ101より画像信 号(Video)を順次読み出すために、信号のbra:: 及びゆ。」を送出する(ST204)。読み出さ れた画像信号をA/D変換器104dによって A/D変換し、その信号を逐次RAM104c へ格納する。このA/D変換時、A/D変換器

続されて苦積された信号をゆ、に同期して後段へ 取り出すためのNMOSスイッチ、4-1~4-5は NMOSスイッチ3-1~3-nの各々に直列接続さ れて画像信号をA/D変換器104dへ送出する ためのNMOSスイッチである。5-1~5-nは NMOSスイッチ3-1~3-nと4-1~4-nの各接 統点と接地間に接続された各面塞ごとの信号を続 み出すための潜程容量、6はNMOSスイッチ 4-1~4-0を順番にオンさせて画像信号を派次語 み出す為のシフトレジスタである。8はNMOS スイッチ4-1~4-nの出力端子が共通接続された 説出しラインフを信号 onco の与えられたときに 接地して初期化するためのNMOSスイッチ、9 は読出しラインでに出力された画像信号を増幅す る出力アンプ、10-1~10-nはφップが与えら れたときにフォトトランジスタアレイ1-1~1-1 の各エミッタを接地する為のNMOSスイッチで ある.

107は最大最小検出回路であり、NMOSス イッチ11-1~111-a, 12-1~12-a及び出力 アンブ 1 3 、 1 4 より構成されている。この最大 最小検出回路 1 0 7 は光電変換セルと同一基板上 に形成することができる。 1 1 - 1 ~ 1 1 - n はフ オトトランジスタアレイ 1 - 1 ~ 1 2 - n の 各 エミッタ の は力される画像 信号の 最小値を検出する N M O S スイッチ、 1 2 - 1 ~ 1 2 - n はフォトトラン ジスタアレイ 1 - 1 ~ 1 - n の 各 エミッタの画像 信号 の 最大値を検出する N M O S スイッチである。また、 1 3 及び 1 4 は N M O S スイッチ 1 1 及び 1 2 の出力ラインに接続されて各々の検出 値を増 幅して V m in 及び V m ax の 各々を出力する 出力アンプである。なお、 R は 負荷抵抗である。

第4図は第3図の光電変換素子アレイ101の 動作を説明するタイミングチャートである。

まず、リセットが行なわれる。時間 $t_1 \sim t_2$ 期間において ϕ_{res} をローレベルにし、PMOSスイッチ2-1~2-nをオンすることにより、フォトトランジスタアレイ(以下、画案列という)1-1~1-nのベースがV。の電位に固定される。次に、時間 $t_2 \sim t_4$ 期間において ϕ_{vrs} 及び ϕ_{e} をハイレ

次に最大最小検出回路 107の動作について説明する。

NMOSスイッチ11-1~11-nの各々は、1個の差効増幅器と1個のPNP型トランジスタの組み合わせによって構成される。トランジスタのエミッタラインは差勢増幅器の反転入力には各画素列のエミッタが入力には各画素列のエミッタが入力には各画素列のエミッタが入力には各画素列のエミッタが入力を表別である。差勢増幅器は、非反転入力が反転を入力が反転である。との場合、トランジスタのベースング13の入力には電圧を生じさせない。一方、差動増幅器の介護に、この地位に対力に対して、このでは電圧を生じさせない。一方、差別増に、そのでは電圧を生じさせない。一方、差別増に、そのでは電圧を生じさせない。一方、差別増に、そのでは電圧を生じさせない。一方、差別増に、そのでは電圧を生じさせない。一方、差別増に、そのでは電力では低いではない。というには電力でははいています。

回様にNMOSスイッチ12-1~12-nの各々は、1個の差動増幅器と1個のNPN型トランジスタとの組み合わせによって構成される。差動増幅器の反転入力とトランジスタのエミッタとが共

ベル (ON) にすることにより、NMOSスイッチ 10-1~10-n及び3-1~3-nが導通し、蓄積容量 5-1~5-nが接地され、残留電荷がリセットされる。この画案列 1-1~1-nのベース及びエミッタの各々に対するリセットが終了すると、次に蓄積動作に入る。

潜積効作に入ると、光電変換された電荷は画案列1-1~1-nのベース領域に蓄積される。このとき、画案列のベース及びエミッタはフローティング(容量負荷状態)になっており、エミッタにはベース電位を反映した電圧が生じる。

信号の返次読み出しに数しては、NMOSスイッチ4-i~4-nをシフトレジスタ6によって順次ONにし、書積容量5-i~5-nに書積された信号で荷を読出しラインでへ読み出す。シフトレジスタ6は中ckが入力されるごとにNMOSスイッチ4-i~4-nを順次選択する。このNMOSスイッチ4-i~4-nを選択する直前に中hr。をNMOSスイッチ3をONにし、読出しラインでに残留している電荷をリセットする。

通接続され、出力ラインとしている。差勁増幅器の非反転入力の各々は、画案列1-1~1-nの各エミッタに接続されている。差勁増幅器の非反転入力の電位が、反転入力の電位より低い場合、トランジスタのベース入力はほぼ負電額の電圧レベルまで下げられ、トランジスタはオフ状態にされる。このトランジスタに出力電圧を生じさせるのは、差勁増幅器の非反転入力に最も高い電位が与えられたときである。

以上より明らかなように、光電変換素子アレイ
101は、苦哉時間中、画素列1-1~1-nの最大値Vmex 及び最大値Vmin を出力することができ、苦哉終了はゆ。をONにし、画素列1-1~
1-nのエミッタ電位を書積容量5-1~5-nへ移すことによって終了する。この制御はマイクロコンピュータ104によって実行される。この例では(Vmex - Vmin)= Vmer になったときに時間
te~tp間にゆ。をONにし、常積を終了させる

第5図及び第6図は第3図に示したNMOSズ

イッチ12及び11の詳細回路を示す回路図であ ス

· # * 0 1 . # 1

第5図において、401は電観で、402~405は差効増幅器を構成するMOS型のトランジスタ、406はMOS型トランジスタ403と405の接続点にベースが接続されると共にトランジスタ403のゲートに接続されたエミッタを出力端子とするNPN型のバイポーラトランジスタである。また、トランジスタ402のゲートが入力(in)として用いられる。

第6図において、407~410は差動増幅器を構成するトランジスタであり、第5図の構成の上下を反転した形に構成され、トランジスタ409と410のソースが共通接続されて電気411に接続されている。トランジスタ412はPNP型が用いられ、ベースがトランジスタ408と410の接続点に接続され、出力端子として用いられるエミッタがトランジスタ410のゲートに接続されている。この構成によりNMOSスイッチ11即ち最小値検出回路は、第5

パターンの特徴部分のみをA/D変換することが でき、コントラストに拘らず、鮮明な信号を得る ことが可能になる。

第9図は木苑明の第2の実施例を示すブロック 図である。第9図においては、第1図と同一であ るものには同一引用数字を用いたので重複する説 明は省略する。本実施例が特徴とするところは、 加算器106に代えて差動増幅器108を用い、 その出力信号をA/D変換器104dへ印加する ようにしたところにある。差動増幅器108の反 転端子は記憶回路の出力端子に接続され、非反転 端子は光電変換出力端子に接続されて被算回路が 構成されている。したがって、Video 信号から最 小値記憶回路105の出力を被算するように演算 増幅器108が機能する。この場合、A/D変換 器104dの動作レンジは、Vri=GND、Vrh = Vref であるため、0~Vref となる。従っ て、演算増幅器108によってVideo 信号の最小 値が0に規格化されているため、最大値と最小値 をフルレンジ化したA/D変換を行うことができ 図の最大値検出回路と相補型を成している。このように、差動増幅器をMOS型のトランジスタで構成することにより、高入力インピーダンスにすることができ、西来列1-1~1-2の出力の負荷を軽くすることができると共に、集積度の向上にも有利になる。

٥.

第10図は第9図の実施例の変形例を示し、記憶回路105の入力をVaax に接続替えすると共に、演算増幅器108の反転入力と非反転入力の入力信号を入れ替えた構成にし、かつ非反転入力に接続された抵抗をVrer に接続するようにしたものである。本実施例では、演算増幅器108が最大値Vaax からのVideo 信号の減算を、Vrerを基準にして行われる。したがって、最大蓄積信号画案がVrerになり、最小蓄積信号画案がOになり、この場合の動作レンジはO~Vrerとなる。この結果は第9図の実施例と同様の効果が得られる。

第11図及び第12図は光電変換素子アレイ 101の第2、第3の実施例を示す回路図である。これらの実施例が第3図と異なるところは、 最大検出回路及び最小検出回路を差動増幅器を用いることなく構成したところにある。

第11図において、NMOS電界効果トランジスタ15-1~15-aは、ソース側に共通の負

荷抵抗Rをもち、NMOSソースフォロワ群を 形成している。これらのゲートには西案列1-1~ 1-0のエミッタが接続されている。画案列1-1~ 1-nのエミッタには各々の書積信号が現れてい る。トランジスタ 15-1~15-nの共通のソー スには、ゲート電位の最も高い電位が反映され るから、 V max は最大値信号として用いること ができる。また、PMOS電界効果トランジスタ 16-1~16-aは、やはり共通の負荷抵抗Rをも ち、PMOSソースフォロワ群を形成している。 16-nのゲートには、やはり画案列1-1~1-nの エミッタが接続されている。PMOSソースフォ ロワの共通のソース値には各々のゲート電位の最 も低い電位が反映されるから、Veinは、最小値 信号として用いることができる。尚、出力アンプ 13.14の入力には、直流オフセットやゲイン のずれが存在するが、これは出力アンプ13、 14により整合させることができる。

一方、第12回において、NMOSトランジスタ17-1~17-1はソースフォロワを示す。これ

される.

· ** 63 · **

[発明の効果]

以上説明した通り、この発明は光電変換素子アレイの密積時間中に書積信号の最大値と最小値を検知し、両者の差が一定になるように書積時間を制御し、この2値間のA/D変換を行うようにしたので、低コントラストの被写体においても、直流分を除去して鮮明な信号を得ることができる。

4. 図面の簡単な説明

らのソースフォロワは、画来信号をインピーダン ス変換し、低インピーダンスにして、NPNバイ ポーラトランジスタ18-1~18-0、及びPNP バイポーラトランジスタ20-1~20-nのそれぞ れのベースに導いている。バイポーラトランジス タ20-1~20-0のベース入力インピーダンス は、比較的低いため、このようなインピーダンス 変換を行った方が望ましい。NPNバイポーラト ランジスタ18-1~18-nのエミッタは、共通に 接続されていて、NPNエミッタフォロワ群を機 成しているので、共通ラインにはベース電位の最 も高い電位が反映され、その他のトランジスタは カットオフされる。よって、Vmax には蓄積信 号の最大値に応じた電位が出力される。また、 PNPバイポーラトランジスタ20-1~20-aの エミッタは共通に接続されていて、PNPエミッ タフォロワ群を構成しているので、共通ラインは ベース電位の最も低い電位が反映され、その他 のトランジスタはカットオフされる。よって、 Vaiaには潜駐信号の最小値に応じた電位が出力

2の実施例としての光電変換装置及び蓄積制御装置のブロック図、第10図は第9図の実施例の変形を示すブロック図、第11図及び第12図は光電変換案子アレイの第2,第3の実施例を示す回路図、第13図は低コントラストの被写体におけるで、第14回は低コントラストの被写体における本発明の蓄積時間制御特性図である。

図中.

: NMOSスイッチ

6:シフトレジスタ

15-1~15-n, 17-1~17-n

: NMOSトランジスタ

18-1~16-n: PMOSトランジスタ

18-1~18-0, 20-1~20-0

: バイポーラトランジスタ

101:光電変換楽子アレイ

102,108: 差動增幅器

103:比較器


104:マイクロコンピュータ


105:記憶回路


106:加算器


107: 最大最小検出回路


代理人 弁理士 田 北 嵩 騎















Ē.

õ









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.